= ADC64WR Registers =

== Register I/O ==

{{{
//    name                          addr     mask     comment
//    dig_csr                       0x40     0x1F
//    regio_wr_status               0x60     0x1F     White Rabbit endpoint status
//    zs_regs                       0x110    0xF      zero supression registers
//    ad5622_regs                   0x130    0xF      amp_board_set and control registers
//    erc_regs                      0x140    0xF      event readout controller registers
//    adc_clk_csr                   0x150    0xF      serdes & idelay control
//    regio_spi_*                   0x160    0xF      ADC SPI
//    fir_filter_regs               0x200    0x3F     FIR filter coefficients & control
//    adc64wr_stat_regs             0x300    0xF      statistic registers
//    board_mgmt_regs               0x380    0x3F     Board Management
}}}

== adc64_wr_state ==
||'''addr'''||'''mode'''||'''description'''||
||300||R/W||control[15:0]||
||301||RO||status[15:0]||
||302||RO||event_number[15:0]||
||303||RO||event_number[31:16]||
||304||RO||time_valid_loss[15:0]||
||305||RO||time_valid_loss[31:16]||
||306||RO||rx_enc_err[15:0]||
||307||RO||rx_enc_err[31:16]||
||308||R/W||adc_status_mask[15:0]||
||309|| || ||
||30A||RO||miss_ext_trig[15:0]||
||30B||RO||miss_ext_trig[31:16]||
||30C||RO||event_number[15:0]||
||30D||RO||event_number[31:16]||
||30E||RO||event_number[47:32]||
||30F||RO||event_number[63:48]||

----
[[CategoryMlinkRegisters|MLinkRegisters]]